首页> 外文OA文献 >A reconfigurable distributed architecture for clock generation in large many-core SoC

【2h】

A reconfigurable distributed architecture for clock generation in large many-core SoC

机译：一种可重配置的分布式体系结构，用于在大型多核SoC中生成时钟

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

International audience

机译：国际观众

著录项

作者
Shan, Chuan; Galayko, Dimitri; Anceau, François; Zianbetov, Eldar;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. High level modeling and automated generation of heterogeneous SoC architectures with optimized custom reconfigurable cores and on-chip communication media [J] . Ahmad B., Ahmadinia A., Arslan T. Journal of systems architecture . 2010,第11期

机译：具有优化的定制可重配置内核和片上通信介质的高级SoC建模和异构SoC架构的自动生成
2. Memphis: a framework for heterogeneous many-core SoCs generation and validation [J] . Ruaro Marcelo, Caimi Luciano L., Fochi Vinicius, Design automation for embedded systems . 2019,第3a4期

机译：孟菲斯：异构许多核心SoC的框架生成和验证
3. A Customized Many-Core Hardware Acceleration Platform for Short Read Mapping Problems Using Distributed Memory Interface with 3D-Stacked Architecture [J] . Liu Pei, Hemani Ahmed, Paul Kolin, Journal of signal processing systems for signal, image, and video technology . 2017,第3期

机译：一个定制的多核硬件加速平台，用于使用3D堆栈体系结构的分布式内存接口进行短读映射问题
4. A reconfigurable distributed architecture for clock generation in large many-core SoC [C] . Shan Chuan, Galayko Dimitri, Anceau Francois, 2014 9th International Symposium on Reconfigurable and Communication-Centric Systems-on-Chip . 2014

机译：一种可重配置的分布式体系结构，用于在大型多核SoC中生成时钟
5. A study of simulation and verification of a many-core architecture on two modern reconfigurable platforms. [D] . Krepis, Dimitrij. 2007

机译：在两个现代可重配置平台上对多核体系结构进行仿真和验证的研究。
6. High-Performance 3D Compressive Sensing MRI Reconstruction Using Many-Core Architectures [O] . Daehyun Kim, Joshua Trzasko, Mikhail Smelyanskiy, 2011

机译：使用多核架构的高性能3D压缩传感MRI重建
7. A reconfigurable distributed architecture for clock generation in large many-core SoC [O] . Shan, Chuan, Galayko, Dimitri, Anceau, François, 2014

机译：可重配置的分布式架构，用于在大型多核SoC中生成时钟
8. Distributed Fault Tolerant Clocking Scheme for Systolic Array Architectures [R] . Roumeliotis, M., McKeeman, J. C., Gray, G. 1987

机译：用于脉动阵列架构的分布式容错时钟方案

A reconfigurable distributed architecture for clock generation in large many-core SoC

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅